Nano Labs Launches FPU3.0 ASIC Design Architecture with 3D DRAM Stacking for AI and Blockchain Innovation | NA Stock News
Nano Labs 有限公司推出了 FPU3.0 ASIC 架構，通過先進的 3D DRAM 堆疊技術提升了 AI 推理和區塊鏈性能。與 FPU2.0 相比，這一新架構在功率效率上實現了五倍的提升，展示了公司在 AI 和加密貨幣領域的創新承諾。FPU3.0 具有 24TB/s 的理論帶寬和模塊化設計，以便快速產品迭代，旨在滿足高帶寬高吞吐量計算應用的需求。Nano Labs 繼續在各種計算需求的專用 ASIC 芯片開發中保持領先
, /PRNewswire/ -- Nano Labs Ltd（納斯達克：NA）（“我們”，“公司” 或 “Nano Labs”），中國領先的無晶圓廠集成電路設計公司和產品解決方案提供商，今天宣佈推出 FPU3.0，這是一種旨在增強人工智能（AI）推理和區塊鏈性能的 ASIC 架構。FPU3.0 採用先進的 3D DRAM 堆疊技術，相較於之前的 FPU2.0 架構，提供了五倍的功率效率提升，為能源高效、高性能的 ASIC 設定了新標準。這一最新進展突顯了公司在採用尖端技術方面強大的研發能力，以及推動 AI 和加密貨幣行業創新和廣泛應用的承諾。
FPU 系列代表了 Nano Labs 專有的 ASIC 芯片設計架構，專為高帶寬高吞吐量計算（HTC）應用而構建。這些 ASIC 芯片針對特定功能或應用進行了優化，通常比通用 CPU 和 GP-GPU 提供更低的功耗和更高的計算效率。這些 ASIC 在 AI 推理、邊緣 AI 計算、5G 網絡下的數據傳輸處理、網絡加速等領域的應用日益增多。
Nano FPU 架構由四個基本模塊和 IP 組成：智能網絡芯片（Smart NOC）、高帶寬內存控制器、芯片間互連 IO 和 FPU 核心。該模塊化設計提供了顯著的靈活性，使得通過更新 FPU 核心 IP 而重用或升級其他 IP 和模塊，能夠快速迭代產品——通常足以引入新功能。
值得注意的是，FPU3.0 架構集成了堆疊的 3D 內存，理論帶寬達到 24TB/s，並升級了智能 NOC 片上網絡。該網絡支持大規模和小規模計算核心的混合、全交叉和總線上的直通流量類型。FPU3.0 架構在各個領域具有卓越的潛力，提供卓越的性能、更低的功耗和更快的產品迭代週期。
關於 Nano Labs Ltd
Nano Labs Ltd 是一家領先的無晶圓廠集成電路（“IC”）設計公司和產品解決方案提供商。Nano Labs 致力於高吞吐量計算（“HTC”）芯片、高性能計算（“HPC”）芯片、分佈式計算和存儲解決方案、智能網絡接口卡（“NICs”）、視覺計算芯片和分佈式渲染的開發。Nano Labs 構建了一個綜合的流處理單元（“FPU”）架構，提供集成 HTC 和 HPC 特性的解決方案。Nano Labs 的 Cuckoo 系列是市場上首批近內存 HTC 芯片之一 *。有關更多信息，請訪問公司的官方網站：ir.nano.cn。
* 根據 Frost & Sullivan 準備的行業報告。
前瞻性聲明
本新聞稿包含根據 1934 年證券交易法第 21E 條及 1995 年美國私人證券訴訟改革法案的定義的前瞻性聲明。這些前瞻性聲明包括但不限於公司的計劃上訴工作人員的決定，可以通過諸如 “可能”、“將”、“期望”、“預期”、“目標”、“估計”、“打算”、“計劃”、“相信”、“潛在”、“繼續”、“可能會” 等術語識別。此類聲明基於管理層當前的預期和當前市場及運營條件，涉及已知或未知的風險、不確定性和其他因素，所有這些因素都難以預測，且許多因素超出公司的控制範圍，可能導致公司的實際結果、表現或成就與前瞻性聲明中的內容存在重大差異。有關這些及其他風險、不確定性或因素的進一步信息包含在公司向證券交易委員會提交的文件中。公司不承擔因新信息、未來事件或其他原因更新任何前瞻性聲明的義務，除非法律要求。
如需投資者諮詢，請聯繫：
Nano Labs Ltd ir@nano.cn
Ascent Investor Relations LLC Tina Xiao
電話：+1-646-932-7242
電子郵件：investors@ascent-ir.com
來源：Nano Labs Ltd