Nano Labs Launches FPU3.0 ASIC Design Architecture with 3D DRAM Stacking for AI and Blockchain Innovation | NA Stock News
Nano Labs 有限公司推出了 FPU3.0 ASIC 架构，通过先进的 3D DRAM 堆叠技术提升了 AI 推理和区块链性能。与 FPU2.0 相比，这一新架构在功率效率上实现了五倍的提升，展示了公司在 AI 和加密货币领域的创新承诺。FPU3.0 具有 24TB/s 的理论带宽和模块化设计，以便快速产品迭代，旨在满足高带宽高吞吐量计算应用的需求。Nano Labs 继续在各种计算需求的专用 ASIC 芯片开发中保持领先
, /PRNewswire/ -- Nano Labs Ltd（纳斯达克：NA）（“我们”，“公司” 或 “Nano Labs”），中国领先的无晶圆厂集成电路设计公司和产品解决方案提供商，今天宣布推出 FPU3.0，这是一种旨在增强人工智能（AI）推理和区块链性能的 ASIC 架构。FPU3.0 采用先进的 3D DRAM 堆叠技术，相较于之前的 FPU2.0 架构，提供了五倍的功率效率提升，为能源高效、高性能的 ASIC 设定了新标准。这一最新进展突显了公司在采用尖端技术方面强大的研发能力，以及推动 AI 和加密货币行业创新和广泛应用的承诺。
FPU 系列代表了 Nano Labs 专有的 ASIC 芯片设计架构，专为高带宽高吞吐量计算（HTC）应用而构建。这些 ASIC 芯片针对特定功能或应用进行了优化，通常比通用 CPU 和 GP-GPU 提供更低的功耗和更高的计算效率。这些 ASIC 在 AI 推理、边缘 AI 计算、5G 网络下的数据传输处理、网络加速等领域的应用日益增多。
Nano FPU 架构由四个基本模块和 IP 组成：智能网络芯片（Smart NOC）、高带宽内存控制器、芯片间互连 IO 和 FPU 核心。该模块化设计提供了显著的灵活性，使得通过更新 FPU 核心 IP 而重用或升级其他 IP 和模块，能够快速迭代产品——通常足以引入新功能。
值得注意的是，FPU3.0 架构集成了堆叠的 3D 内存，理论带宽达到 24TB/s，并升级了智能 NOC 片上网络。该网络支持大规模和小规模计算核心的混合、全交叉和总线上的直通流量类型。FPU3.0 架构在各个领域具有卓越的潜力，提供卓越的性能、更低的功耗和更快的产品迭代周期。
关于 Nano Labs Ltd
Nano Labs Ltd 是一家领先的无晶圆厂集成电路（“IC”）设计公司和产品解决方案提供商。Nano Labs 致力于高吞吐量计算（“HTC”）芯片、高性能计算（“HPC”）芯片、分布式计算和存储解决方案、智能网络接口卡（“NICs”）、视觉计算芯片和分布式渲染的开发。Nano Labs 构建了一个综合的流处理单元（“FPU”）架构，提供集成 HTC 和 HPC 特性的解决方案。Nano Labs 的 Cuckoo 系列是市场上首批近内存 HTC 芯片之一 *。有关更多信息，请访问公司的官方网站：ir.nano.cn。
* 根据 Frost & Sullivan 准备的行业报告。
前瞻性声明
本新闻稿包含根据 1934 年证券交易法第 21E 条及 1995 年美国私人证券诉讼改革法案的定义的前瞻性声明。这些前瞻性声明包括但不限于公司的计划上诉工作人员的决定，可以通过诸如 “可能”、“将”、“期望”、“预期”、“目标”、“估计”、“打算”、“计划”、“相信”、“潜在”、“继续”、“可能会” 等术语识别。此类声明基于管理层当前的预期和当前市场及运营条件，涉及已知或未知的风险、不确定性和其他因素，所有这些因素都难以预测，且许多因素超出公司的控制范围，可能导致公司的实际结果、表现或成就与前瞻性声明中的内容存在重大差异。有关这些及其他风险、不确定性或因素的进一步信息包含在公司向证券交易委员会提交的文件中。公司不承担因新信息、未来事件或其他原因更新任何前瞻性声明的义务，除非法律要求。
如需投资者咨询，请联系：
Nano Labs Ltd ir@nano.cn
Ascent Investor Relations LLC Tina Xiao
电话：+1-646-932-7242
电子邮件：investors@ascent-ir.com
来源：Nano Labs Ltd
