大算力芯片，正在擁抱 Chiplet

在和業內人士交流時，有人曾表示：“要麼業界採用 Chiplet 技術，維持摩爾定律的影響繼續前進，要麼就面臨商業市場的損失。”

隨着摩爾定律走到極限，Chiplet 被行業普遍認為是未來 5 年算力的主要提升技術。

戰場已拉開，紛爭開始了

Chiplet 不算是新的技術，但是這股浪潮確實是近年來開始火熱的。

什麼是 Chiplet？

Chiplet 俗稱芯粒，也叫小芯片，它是將一類滿足特定功能的 die（裸片），通過 die-to-die 內部互聯技術實現多個模塊芯片與底層基礎芯片封裝在一起，形成一個系統芯片，以實現一種新形式的 IP 複用。

簡單來説，可以理解為將每個小的芯片用 “膠水” 縫合在一起，形成一個性能更強的大芯片。這也不算是一個新鮮的技術，例如：英特爾將兩個芯片（一個 CPU 和一個用於 CPU 大型 L2 高速緩存的快速靜態內存芯片）放在一起，放入公司於 1995 年末推出的 Pentium Pro CPU 的封裝中。

也許去年，大部分廠商還沉浸在 Chiplet 技術的未來應用上，那到了今天 Chiplet 已經成為各大廠商的產品中的必選角色。

首先來看 AMD，AMD 是選擇 Chiplet 最積極的廠商之一。

在 2019 年的時候，AMD 就初次嘗試了 Chiplet 封裝，將不同工藝節點的 CPU 內核且 I/O 規格不同的芯片封裝在一起，顯著提高了能效和功能。

之後，AMD 又發佈了實驗性產品，即基於 3D Chiplet 技術的 3D V-Cache。使用的處理器芯片是 Ryzen 5000，採用台積電 3D Fabric 先進封裝技術，成功地將包含有 64MB L3 Cache 的 Chiplet 以 3D 堆疊的形式與處理器封裝在了一起。

從數據性能來看，採用 3D Chiplet 的原型芯片將性能平均提高了 12%。從這一點上，也能看到 3D Chiplet 對實際工作負載的提升有實質性的貢獻。

不止在 CPU，AMD 在 GPU 方面也選擇了 Chiplet 技術。目前，AMD 發佈的最新 MI300 系列芯片時，同樣採用 Chiplet 技術，8 個 GPU Chiplet 加 4 個 I/O 內存 Chiplet 的設計，總共 12 個 5nm Chiplet 封裝在一起，使其集成的晶體管數量達到了 1530 億，高於英偉達 H100 的 800 億晶體管。這款芯片在推出時，也是打出了對標英偉達 H100 的口號。

此外，AMD 含 Chiplet 技術的 CPU 銷量佔比也在不斷提高。根據德國電腦零售商 Mindfactory 數據，2021 年 10 月至 2022 年 12 月間 AMD CPU 的銷量中，含 Chiplet 技術的 CPU 銷量佔比不斷提高，從約 80% 上升至約 97%。

再來看英特爾。英特爾的首次推出基於 Chiplet 設計的處理器是 Sapphire Rapids，時間在 2023 年 1 月。

具體來看，通過兩組鏡像對稱的相同架構的 building blocks，組合 4 個 Chiplets，獲得 4 倍的性能和互聯帶寬。每個基本模塊包含計算部分（CHA & LLC & Cores mesh， Accelerators）、memory interface 部分（controller， Ch0/1）、I/O 部分（UPI，PCIe）。通過將上述高性能組件組成基本的 building block，再通過 EMIB 技術進行 Chiplet 互聯，可以獲得線性性能提升和成本收益。

最後，來看英偉達。英偉達坐穩 GPU 領域霸主這一點毋庸置疑，而霸主英偉達在今年推出的 “最強” GPU B200 也同樣採用 Chiplet 技術。GB200 超級芯片是由 2 顆 B200 GPU 和 1 顆 Arm 架構的 Grace CPU（中央處理器）組合而來。

由此可見，英特爾、AMD、英偉達都在自家的 CPU、GPU 上使用了 Chiplet 技術。這將 Chiplet 推入了一個全新的商業化階段。

Chiplet 這一錘，算是重重砸下了。

Chiplet 從 CPU 到 GPU

在之前傳統的 GPU 也是由一箇中央工作負載處理器，將渲染任務發送到芯片內的多個着色器塊之一。每個單元都被賦予一塊幾何體來處理、轉換為像素，然後對它們進行着色。

後來 AMD 發現，Chiplet 用在 CPU 上效果很好，並且降低了製造成本。於是在 GPU 上也選擇了放棄中央處理器，用多個小芯片取代單個硅塊，每個小芯片處理自己的任務。渲染指令以稱為命令列表的長序列發送到 GPU，其中所有內容都稱為繪製調用。

AMD 2019 年 Chiplet 專利

該文件於 2019 年 6 月發佈，即提交近兩年後，該功能已在 RDNA 2 中實現。AMD 於 2020 年開始推廣該架構，並於同年 11 月推出了首款配備全新 RT-texture 處理器的產品。

不同製程及封裝技術下的芯片良率、成本、面積的關係注：D 為缺陷密度，c 為負二項分佈中的集羣參數或 Seed’s model 中臨界值數量

摩爾定律沒死，但確實是老了，在 14nm 之後成本曲線就變了。5nm 工藝的成本相比 7nm 工藝增長了近 1 倍，3nm 工藝相比 5nm 工藝預計將增長近 1 倍。在半導體工藝、規模限制越來越大的情況下，傳統大芯片的策略確實是寸步難行。

總體來看，Chiplet 有四大優點：

第一，通過將功能塊劃分為小芯片，那麼不需要芯片尺寸的持續增加。這就提高了良率並簡化了設計和驗證的流程。

第二，每個小芯片是獨立的，那就可以選擇最佳工藝。邏輯部分可以採用尖端工藝製造，大容量 SRAM 可以使用 7nm 左右的工藝製造，I/O 和外圍電路可以使用 12nm 或 28nm 左右的工藝製造，這就大大降低了製造的成本。

第三，組合多樣，適合定製化，輕鬆製造衍生類型。比如説採用相同的邏輯電路但是不一樣的外圍電路，或相同外圍電路但不同的邏輯電路。

第四，不同製造商的小芯片可以混合使用，而不僅僅是侷限在單個製造商內。

這些特點都非常適合用在大算力芯片上。相較於傳統消費級芯片，算力芯片面積更大，存儲容量更大，對互連速度要求更高。採用 Chiplet 既可以降低成本提升良率，又可以允許更多計算核心的 “堆料”，還能便於引入 HBM 存儲。

越接近摩爾定律極限如 5nm、3nm 和 2nm 的芯片走 Chiplet 設計路線越有意義。

清華大學交叉信息研究院特聘研究員、助理教授馬愷聲也分析過，到底什麼樣的芯片適合使用 Chiplet：“具體到芯片應用來説，CPU 和 GPU 這種大芯片是適合的，對於大芯片來説，建議是超過 200 平方毫米，最好是超過 400 平方毫米的是適合做 Chiplet 的；如果僅從成本角度看，如 MCU 這樣本身價格較低的芯片目前是沒有必要的。”

我們也能看到，Chiplet 技術在 CPU 和 GPU 上的商用確實比較順利。

Chiplet 時代，代工廠偷偷賺大錢

Chiplet 製造步驟相對於封裝複雜度大幅提升，同時考慮到不同的連接方式對於精度的要求和工藝要求不同，製造過程分佈在 IDM、晶圓廠和封裝廠。

這給台積電、英特爾帶來了商機。

3nm 製程技術佔據了台積電晶圓總收入的 6%，5nm 和 7nm 分別佔晶圓總收入 33% 和 19%。先進製程（7nm 及以下）佔台積電晶圓總收入的比重達到了 58%。

前文提到的 AMD 發佈的 3D V-Cache 實驗性產品背後，是台積電的先進半導體工藝技術和先進封裝技術。台積電作為同時掌握了最先進半導體工藝和封裝技術的代工廠，其全球最頂尖代工廠的地位得到了鞏固，同時其在先進技術領域也將變得更加強勢。

那麼台積電的 7m、5nm 可以得到更好地利用。如果仔細來看台積電的營收，在先進製程方面的收入使得其業績一路高升。

不過，對於台積電來説，Chiplet 也帶來了新的挑戰。通過採用 Chiplet，台積電避免了傳統的壟斷模式，使客户理論上能夠從多個來源獲得其芯片。這增加了客户的選擇自由度，促使了更加競爭激烈的市場環境。

不同於 AMD 和英偉達，英特爾一直在發展其 IDM 2.0 的戰略，將晶圓代工看得非常重要。

從代工這方面來看，Chiplet 對於英特爾也有不一樣的影響。

一方面，英特爾承諾過的 4 年交付 5 個工藝節點（intel 7、intel 4、intel 3、intel 20A、intel 18A），如果使用 Chiplet，那麼英特爾可以避免為複雜的 CPU 或 GPU 執行完整工藝所需的困難。

另一方面，英特爾還可以利用混合製造廠商（使用來自多個代工廠的 Chiplet 並將其打包）的概念來獲得代工廠商機。在去年，英特爾宣佈與台積電攜手打造全球首款符合 Chiplet 互連產業聯盟（UCIe）標準的多芯片封裝芯片，當中包含英特爾與台積電各自生產的 IC。

值得注意的是，英特爾是第一個主動選擇，多源代工業務模式的廠商。

結語

Chiplet 的探索正在圍繞着 CPU 和 GPU 這兩大領域，但從長遠來看，隨着 Chiplet 產業鏈更加成熟，Chiplet 的發展將不侷限於這類大芯片，而是會有更廣闊的運用空間。

Chiplet 的風行，也讓半導體產業必須有所調整，以建構出對應的完善生態系統。目前市場上的 Chiplet 產品，是各家大廠自行發展出來的成果，故目前半導體業內存在多種不相通的 Chiplet 互連技術，導致 Chiplet 生態系呈現碎片化的局面。

目前在底層封裝層面， 已經有台積電、英特爾等廠商提供 CoWOS、EMIB 等先進封裝，可以提供超高速、超高密度和超低延時的 Chiplet 互聯；在標準協議層面，也有眾多大廠領銜發佈的 UCIe 1.0 版本，提供了跨片接口設計的指導和約束。

Chiplet 的春風在吹了。

本文作者：九林，文章來源：半導體產業縱橫，原文標題：《大算力芯片，正在擁抱 Chiplet》。