A comprehensive understanding of NVIDIA's next-generation chip packaging technology "CoWoP"

摩根大通稱，英偉達正在探索的芯片封裝技術 CoWoP，將利用先進的高密度 PCB（印刷電路板）技術，去除 CoWoS 封裝中的 ABF 基板層，直接將中介層與 PCB 連接，具有簡化系統結構，更好的熱管理性能和更低功耗等優勢。該技術有望替代現有的 CoWoS 封裝方案。

最近市場炒得火熱的芯片晶圓板封裝（CoWoP）技術，與現有的 CoWoS 封裝有什麼區別？對供應鏈有何影響？商業化前景如何？

8 月 5 日，據追風交易台消息，摩根大通在最新研報中稱，英偉達正在探索一項革命性的芯片封裝技術 CoWoP（Chip-on-Wafer-on-PCB），該技術有望替代現有的 CoWoS 封裝方案。

摩根大通指出，這一技術變革將利用先進的高密度 PCB（印刷電路板）技術，去除 CoWoS 封裝中的 ABF 基板層，直接將中介層與 PCB 連接。

該行還在研報中詳細分析了"CoWoP"技術對於供應鏈的影響，認為對 ABF 基板廠商顯然是負面消息，卻是PCB 製造商的重大機遇。

雖然，摩根大通分析師認為該技術在中期內商業化概率較低，主要受制於多重技術挑戰，但是該行在研報中強調：

無論 CoWoP 是否成功量產，英偉達都通過系統級方法繼續引領數據中心 AI 基礎設施創新。

CoWoP 技術原理與優劣勢分析

研報稱，CoWoP 代表 Chip-on-Wafer-on-PCB 技術路徑。在完成芯片 - 晶圓中介層製造步驟後，中介層（頂部帶芯片）直接安裝到 PCB（也稱為平台 PCB）上，而不是像 CoWoS 工藝那樣綁定到 ABF 基板上。

該技術的潛在優勢包括：

簡化系統結構，通過減少傳輸損耗提高數據傳輸效率，確保 NVLink 互連更高的範圍；

更好的熱管理性能和更低的功耗；

降低每代產品都在上升的基板成本；

潛在減少一些後端測試步驟。

然而，摩根大通認為，這項技術存在關鍵挑戰。目前只有蘋果公司採用 mSAP 或 SLP PCB 技術，但其節距尺寸更大，PCB 板面積更小，因此將此技術擴展到具有更高載流能力的大型 GPU 仍然是技術和運營挑戰。

摩根大通在研報中稱，對 ABF 基板廠商而言，這顯然是負面消息，因為基板附加值可能會大幅減少或完全消失，更復雜、精細節距的信號路由將轉移到 RDL 層（中介層），而高端 PCB 層承擔封裝內路由步驟。

摩根大通認為，對於 PCB 製造商，是一個重大機遇高速。研報指出：

“性能與主板高電流/電壓要求之間的權衡是阻止平台 PCB 實現真正基板規格的主要挑戰。mSAP 是在實現 25/25 微米更精細線/間距尺寸方面最佳的 PCB 技術，但仍遠低於 ABF 的亞 10 微米線/間距能力。”

因此，該行認為，具備先進 mSAP 能力以及基板/封裝工藝深度知識的公司將更有優勢。

摩根大通分析師認為，由於多重技術挑戰，CoWoP 中期內商業化的概率仍然較低。

歷史上，更高的 I/O 數量和更精細的線/間距尺寸（CoWoS-L 降至 5 微米，CoWoS-S 約 10 微米）需要遷移到 ABF 基板。對於 AI 加速器，即使 ABF 基板也預計會在 5/5 線/間距尺寸之後失效。

PCB 技術即使使用 mSAP，目前也只能達到 20-30 微米的線/間距寬度，與期望性能相比仍存在較大差距。

據追風交易台此前消息，大摩也表示，當前高密度互連 (HDI) PCB 的 L/S 為 40/50 微米，即使是用於 iPhone 主板的類基板 PCB(SLP) 也僅達到 20/35 微米，要將 PCB 的 L/S 從 20/35 微米縮小到 10/10 微米以下存在顯著技術難度。

此外，摩根大通認為，英偉達目前確定的路線圖（向 CoWoS-L、CoPoS 發展，在 Cordelia Board 中採用 GPU 插座）與 CoWoP 追求的新方向也相當矛盾。

供應鏈研究顯示，高附加值封裝生態系統參與者（如台積電）參與度不高，主要集中在 PCB 廠商和特定的 OSAT 廠商，這降低了商業化的可能性。

不過，摩根大通指出，無論 CoWoP 是否成功量產，英偉達都通過系統級方法繼續引領數據中心 AI 基礎設施創新。

“在半導體領域，英偉達率先推出 CoWoS-L 封裝，探索 CoWoP 和 CoPoS 封裝技術，並可能領導大規模 CPO（共封裝光學）應用和 1.6T 光學技術發展。”

摩根大通稱，這種持續創新能力預計將使英偉達在未來數年內保持 GPU 領域的領先優勢，並在與 ASIC 競爭中佔據主導地位。