台積電與蘋果 “對賭” 3nm 芯片,和三星決 “生死”

華爾街見聞
2023.09.15 08:54
portai
I'm PortAI, I can summarize articles.

為何台積電肯打破慣例為蘋果做出如此大的讓步呢?一個是良率問題,另外對於台積電來説,在 3nm 上守住蘋果這個客户,也就等於守住了三星。

iPhone 15 和 iPhone 15 Pro 系列正式亮相,“超大杯” 的核心芯片 A17 Pro 成為今年的亮點之一。

A17 Pro 採用了台積電最新的 3nm 工藝(N3)製造,晶體管數量達到 190 億,這是台積電 3nm 工藝首次應用在頂尖芯片上,而 3nm 工藝將比 5nm 工藝的晶體管密度多 70%、同等功耗下速度可提升 15%,或者同等速度下功耗降低 30%。

根據台積電的資料,其 3nm 節點可以分為 N3B、N3E、N3P、N3X 等,這裏的 N3B 也就是 N3,而之所以做了這麼多拆分,是因為台積電在不同的技術指標上進行了對應的優化。

圖為台積電工藝節點路線圖

儘管 A17 Pro 首發了 N3 工藝,但是它的誕生並非一帆風順,首先是延期。有消息稱蘋果原計劃是在 A16 上導入這一節點,換句話説 N3 首發整整晚了一年。另外,一度有消息稱蘋果一度計劃放棄 N3,理由是其能效不達標,而台積電也有意放棄,猜測的理由是缺少核心客户,而事實也是如此,包括像 AMD、英偉達、聯發科這些企業,也確實都轉向了 N3E。

更為反常的是,就在新 iPhone 發佈前,一則台積電和蘋果簽訂的 “對賭” 協議將台積電推向了輿論的焦點。

協議規定,未來一年台積電 3nm 將只為蘋果專用,如果生產的芯片中有不良的廢片,將不再按業界慣例由客户(即蘋果)埋單,而是由台積電自己消化。據估計,僅僅這一項就能為蘋果節省幾十億美元的額外費用。

這次台積電的讓步很不尋常,因為蘋果將獨佔目前最先進的台積電的 3nm 工藝長達一年的時間,這將讓蘋果的產品更有競爭力。為何台積電肯打破慣例為蘋果做出如此大的讓步呢?

台積電為蘋果代工生產芯片的歷史可以追溯到 2014 年,蘋果將 iPhone 6 上的 A8 自研芯片交給台積電代工。

彼時,蘋果也在三星代工生產芯片,但因為雙方的智能手機競爭、供應鏈安全等諸多原因,蘋果將越來越多的芯片交給台積電生產。現在,蘋果所有的芯片都由台積電代工,併成為了台積電最大的客户。

今年 6 月,蘋果在發佈頭顯 Vision Pro 的同時發佈了兩款高性能的芯片 M2 max 和 M2 ultra,採用台積電增強型 5nm 工藝製造。而更早的 M1 系列芯片也是由台積電(標準 5nm 工藝)加工。

近 10 年的磨合,從手機擴展到最前沿的 XR 設備,兩家公司已經深度綁定,難以分割。

01 “廢片” 與 260 億元的難題

而此次台積電為蘋果打破慣例的做法,讓業界深感意外。有人説台積電已被蘋果精準 “拿捏”:如果不籤這個協議,有可能失去這家佔台積電營收 1/4 的大客户的訂單,沒有哪個客户會像蘋果那樣能對頂尖芯片下如此大的訂單。而如果簽了,A17 Pro 芯片將成為台積電自己手中的 “燙手山芋”!

A17 Pro 對比 A16,來源:網絡

接下來我們會重點的講一講為什麼 A17 Pro 會成為 “燙手的山芋”,台積電又將如何來解決這個問題。

這要回到半導體制造業的一個基本概念:良率,即一整片加工出來的晶圓上能正常工作的芯片的佔比。一塊晶圓片上可以同時製造數百顆同樣的裸芯片,之後將晶圓片上的裸芯片切割開來,封裝後安裝到電子產品上。

根據業界慣例,晶圓上的不良芯片將由客户買單,製造廠並不承擔這筆費用。但客户也並非完全承擔損失,因為有些不良芯片並非完全壞掉了,而只是無法發揮 100% 的設計性能。只需降低芯片工作頻率,其中一部分不良芯片還是可以在低端產品上繼續使用的,這樣客户也會挽回一部分損失。

一般來説,半導體制造業在加工成熟工藝時,良率能達到 99% 以上。業內有消息稱,這次台積電為蘋果 iPhone15 製造的 A17 Pro 芯片良率很低,僅達到了 70-80%,換句話説,台積電要為 20%-30% 的不良芯片買單,我們可以大概算一筆賬,看看台積電要花費多少冤枉錢。

每片 3nm 晶圓大約 3 萬美元,不良率按較低的 20% 計算,每月加工 5 萬片 12 寸晶圓,那麼 12 個月台積電要為此額外支出費用就是 36 億美元 (約合人民幣 260 億元),這筆錢佔了 2022 年台積電利潤 341 億美元的 10.6%。

如果上述計算符合實際情況,那麼如果要扭轉這種 “鉅虧” 的局面,台積電唯一能改變的就是良率。

02 良率問題 “扼殺” 貝爾實驗室

良率不僅決定台積電這一家企業盈虧,也決定了芯片行業能否按照摩爾定律預測的節奏前進,甚至決定了芯片是否能發明出來。

20 世紀 50 年代,最有可能發明芯片的機構是貝爾實驗室,它勢力雄厚,人才濟濟,更重要的是,它擁有發明芯片技術所需的幾乎全部基礎技術(硅晶體管、光刻、擴散技術、硅晶圓拉伸與提純等),但卻完美地錯過了這一載入史冊的重大發明,而將芯片的發明拱手讓給了當時兩家名不見經傳的小公司:德州儀器和仙童半導體。

何以至此?從中作梗的,正是良率。

貝爾實驗室當時的研發主管莫頓認為,如果將眾多晶體管集成起來,那麼整體的良率將是每個晶體管良率的乘積。假設一個晶體管的良率是 99%,一顆芯片上有 100 個晶體管,芯片的整體良率將是 100 個 99% 的乘積,即 36%。

如果芯片上有 500 個晶體管,良率將降低到 7/1000。芯片上有 1000 個晶體管呢?良率將再次降低到 4/100000,幾乎等於 0。這意味着,芯片規模越大,報廢的可能性也越大,就越虧本。

莫頓的同事坦嫩鮑姆也舉了一個形象的例子,“你向芯片籃子裏放的雞蛋越多,就越有可能碰到一顆壞的蛋。” 後來當大規模集成電路(Large Scale Integrated-circuits)興起時,莫頓嘲笑其為 “大規模白痴”(Large Scale Idiot)。

莫頓的分析看似嚴密,但真的如此嗎?

早期影響芯片良率的主要因素之一是空氣中的灰塵。當微米尺寸的灰塵落到晶圓表面,就會讓當時微米級別的晶體管發生故障。莫頓認為灰塵是平均分佈的,但實際上並非如此。可能有些區域沒有灰塵,那裏的良率可以達到 100%。如果把灰塵顆粒比作射出的箭,將硅晶圓比作靶子,晶體管比作靶心,尺寸越小,被灰塵 “擊中” 的概率越低。由於灰塵可能較大,一次損壞多個晶體管,但它們同屬於一顆裸芯片,所以只有這一顆芯片被損壞,其他位置的芯片還是好的。這樣芯片的良率不是像莫頓估計的那樣接近於零。

03 保護脆弱的硅晶圓

與莫頓的嚴密思維相反,那些 “不信邪” 的小公司德州儀器和仙童半導體等,不斷地探索提高芯片良率的方法。

早先,製造廠將芯片製造車間改成成無塵的超淨間,通過空氣過濾系統使得超淨間比醫院的手術室還要乾淨 1000 倍以上。而且,每個進入超淨間的人都要穿上嚴密的防護服(俗稱兔子服),從頭到腳遮擋起來,避免毛髮和汗液影響那些脆弱的硅晶圓。

還遠遠不夠,當前先進工藝車間,幾乎已經看不到操作員,只有機器人和機械臂在全自動地完成各項操作。

台積電超淨間的工程師,數據顯示碩士畢業生新入職年薪可達到 45.5 萬元。

對良率最有發言權的莫過於台積電的創始人張忠謀。張忠謀早年加入德州儀器時,負責半導體制造業務,為 IBM 代工的電晶體,當時的良率只有 2%-3%,而在張忠謀的操刀之下,這一良率提升至 20% 以上,超過客户 IBM 自有產線。後來張忠謀回憶,自己 “立了大功,被公司送到斯坦福念博士”,解決良率問題,應是其在德州儀器 “大功” 之一。

良率還關乎摩爾定律前進的節奏。如果電路設計師將晶體管尺寸設計得比摩爾定律預計得還要小,那麼晶圓廠加工困難,就會讓良率遭受打擊,讓成本飆升,蘋果的 A17 Pro,應該屬於這一類問題。

所以芯片更新換代並不是越快越好,而是要符合成本最低的原則。可以這樣理解,良率決定了芯片的成本,而成本下降的速度決定了芯片更新換代的快慢,即摩爾定律的節奏。

當前,一整塊製成的晶圓已經高達數萬美元,良率稍有降低,就會急劇提升成本,所以業界對良率的追求變得更加急迫。

提高良率的一個新趨勢是採用更小的裸芯片。還是射箭的例子,如果將中 10 環靶心比作裸芯片,同樣的,裸芯片面積越小,被損害的概率也越小,小芯片技術(chiplet)應運而生——將一大塊裸芯片拆分成許多小芯片,讓每顆小芯片的面積更小,良率提高。然後再將許多小芯片在硅晶圓以及基板上封裝在一起,做出一塊更大的芯片。

今年 6 月蘋果發佈的 M2 Ultra 就是用兩塊較小的 M2 Max 芯片拼在一起,確切地説是用 2.5D 封裝技術實現的,所以也就有了 “膠水芯片” 的外號。

04 台積電的生死之戰

2 個月前,有消息稱台積電 3nm 工藝的良率僅為 55%,最新消息是 70-80%,這是一個不錯的進步。如果在未來的幾個月內,台積電能繼續將良率提高到 90% 甚至 95% 以上,廢片帶來的成本問題就會大幅降低。

假設 3nm 的良率能提高到 95%,那麼台積電需要額外支付的成本將從 36 億美元降低到 9 億美元。如果良率達到 98%,那麼台積電的額外成本將被進一步壓縮到 3.6 億美元。

那樣的話,結論就會反轉,台積電由於良率提高而節省下來的 30 多億美元成本將不再是軟肋,而是鎧甲。

改善良率壓縮成本提高利潤率符合正常的商業邏輯,但不能完全解釋台積電要替客户埋單廢片的事情,所以也可以從整個行業的視角來台電的這一反常舉動。

一個信號是,三星於去年 6 月份正式宣佈其已開始大規模生產基於 3nm GAA 製程工藝技術的芯片,作為對比,台積電的 3nm,晚了一年,且用的還是 FinFET 工藝。

在不考慮三星良率的情況下,擺在蘋果等一眾客户面前的 3nm 製造商的選擇,有兩個,三星和台積電,而台積電在先進工藝的代工上已經有了一家獨大的勢頭。此前,6 月份,有傳言稱台積電已經和包括蘋果、英偉達這些核心客户溝通,2024 年開始漲價 3%-6% 不等,儘管台積電對此表示不予置評。

當初蘋果基於供應鏈安全,選擇台積電而放棄三星的動作,在時空變換之後,慢慢顯現出對調之勢,這個時候如果三星能夠拿出良率、產能都有保證的 3nm 解決方案,“去台積電化” 就將成為定局。所以,當時行業裏也有一個觀點,台積電和三星的 3nm 之爭,説的是 “既分高下,也決生死”,這個是值得關注的。

所以,對於台積電來説,在 3nm 上守住蘋果這個客户,也就等於守住了三星。

另外,也不要忘了英特爾,它手中的 Intel 3 工藝也是 2024 年量產,號稱可以超過台積電的 3nm,而它當年也被台積電 “橫刀奪愛”。

本文作者:《芯片簡史》作者汪波,來源:,原文標題:《台積電與蘋果 “對賭” 3nm 芯片,和三星決 “生死”》

風險提示及免責條款

市場有風險,投資需謹慎。本文不構成個人投資建議,也未考慮到個別用户特殊的投資目標、財務狀況或需要。用户應考慮本文中的任何意見、觀點或結論是否符合其特定狀況。據此投資,責任自負。